白小姐急旋风彩图 白小姐急旋风 > 白小姐急旋风彩图 >

六合聊斋高手论坛14数字系统4-1解析

发布时间:2019-10-01

  《数字逻辑与数字系统》 余 文 北京邮电大学 计算机科学与技术学院 第四章 存储逻辑 ?存储逻辑是时序逻辑和组合逻辑相结合的产物。 是构成可编程器件的基础. ?能够存有限个字(m×n个二进制比特数)的逻辑电 路,叫存储逻辑部件。 4.1 特殊存储部件 4.2 随机读写存储器 4.3 只读存储器 4.4 FLASH存储器 4.5 存储器容量扩展* 2 4.1 特殊存储部件 特殊存储部件包括:寄存器堆、寄存器队列、寄存 器堆栈, 均为小容量的存储器,由寄存器组成。 特点: ?由寄存器组成 ?存储容量小 ?结构简单 ?工作速度快 3 1 寄存器堆 ? 由寄存器组成 ? 数目是4、8、16、32… ? 一维数组结构 ? 以字(n位)为存储单位 ? 输入(写)\输出(读) ? 地址存取方式 ? 分单/双端口输出 4 ? 组成: 寄存器组、地址寄存器、多路开关和数据分配器。 ? 功能:按地址和控制命令,向寄存器写数或读数。 ? 读/写分时进行 ? 与随机存储器区别: 速度\寻址\容量\存储元 存储形式\读写电路 5 双端口输出寄存器堆 A输出 B输出 A地址:读数 B地址:写数/读数 数据输入 应用:构成运算器 6 应用 ? 与ALU(算术逻辑单元)构成运算器。 ? 锁存器----为ALU和寄存器堆间缓冲。 ? 控制信号RDA(B)有效,寄存器读出 A指定的寄存器从端口A出。 B指定的从端口B出 . ? 控制信号WRB有效时, 为寄存器写入. 按B地址写入。 7 2 寄存器队列 ?移位寄存器串连构成的小型存储部件 ?先进先出(FIFO) ?空队列:队列中无数据。 ?队列未满:数据(单向)移位 ?数据满: 先进先出(FIFO) ?应用:流水线寄存器队列组成框图 时钟信号,同步控制。 9 3 寄存器堆栈 ? 若干寄存器以LIFO(后进先出)方式构建 ? 与寄存器队列功能(先进先出)相反 ? 逻辑结构:通用寄存器、栈顶寄存器、中间寄存 器、天猫公益论坛www.8855tm.com,栈底寄存器 ? 操作:进栈(压入 Push)、出栈(弹出 Pop) ? 原理类似:子弹夹 10 相关术语 ? 进栈:数据由通用寄存器压入栈顶寄存器(存 ? ? ? ? ? 放新进栈的数据);原栈顶寄存器送到下一寄 存器,依次类推。 出栈:栈顶寄存器数据弹出到通用寄存器. 出栈数据是最后进栈的数据。 溢出:压入寄存器堆栈的数据超过容量(即栈 底)时,栈底数据遭破坏(溢出)。 空栈: 堆栈中无数据。 应用:保护现场 组成:左移、右移寄存器和可逆计数器构成 11 64X4寄存器堆栈 4个64位左移、右移寄存器和可逆计数器构成 12 4.2 随机读写存储器 数字信息在运算或处理过程中,需要对各种信息进 行存储。存储器包括两大类,一类是只读存储器 (ROM),一类是随机访问存储器(RAM)。 ? RAM的结构、特点和工作原理 ? 地址译码方法 ? 存储元结构 ? 存储容量的扩展* 13 随机读写存储器(RAM) 功能和特点 ? 按地址方式寻址并进行读/写操作。随机存取, 类似 ? ? ? ? 寄存器堆。 易失性 存储器: 掉电后,所存数据全部丢失。 根据生产工艺,RAM分为双极型和MOS型两类。 双极型RAM速度高,工艺复杂,功耗大,集成度低, 用于高速工作场合。 MOS型RAM分为静态MOS和动态MOS,工艺简单, 成本低,功耗小,集成度高,速度稍低。 14 随机读写存储器 2 RAM的基本结构: 由地址译码器, 存储矩阵,读/写控制电路,输入/输 出电路组成.存储矩阵是RAM的核心, RAM外部信号:地址线 存储矩阵 ? 由排成阵列的存储单元(存储元)组成。 ? 一个存储元存放一个(位)二进制数据(0或1)。 ? 一个存储单元包含若干存储元。每个存储单元存放 的信息称为“字” ( 每个存储元为一位)。 ? 存储矩阵中所有存储单元(存储元)的数目为容量. 单位是字(位)。 ? 每个存储单元(字)有一个独特的编码(地址) 。 ? 通过地址找到相应的存储单元称为地址寻址。 16 地址译码器 ? 地址译码器完成寻址。寻址后 读、写存储矩阵中某单元 的过程称为访问。 ? 地址译码方式:单译码和双译码。 单译码:1个地址译码器。输出一条有效信号线个地址译码器。输出两条有效信号线(X,Y线) ? 访问(包括读出或写入)分三步进行: 1 地址输入到地址译码器. 2 地址译码器译码.输出一条(或多条) 有效信号线,选中一个存储单元. 3 按读\写命令,选中的存储单元与 读\写数据线接通,该单元进行读\写。六合聊斋高手论坛, 17 读写电路 ? 读\写操作通过读写电路实现。 ? 读操作: 把存储矩阵某地址数据通过输出线输出。 ? 写操作:外部数据通过输入线打入某存储单元。 ? 读\写操作由读\写控制线决定。分时进行。 ? 读\写控制线 高\低电平控制(高电平为读,低电平为写); 2 读\写控制线分开,一根为读,另一根写。 18 输入输出电路 ? 存储矩阵通过输入输出电路与外界交换数据。读出时输 出电路工作,写入时输入电路工作,读写控制线控制。 ? 一条数据线(位线)传送一位信息。输入输出线条数与 存储单元位数相同,存储单元数据并行传送。 ? 在1024×1位的RAM中,每个地址只有1个存储元,只要1 条输入输出线位的RAM中,每个地址中有4个 存储元(4位寄存器),需有4条输入/输出线。 ? RAM输入线和输出线有分开或共享(分时用)两种。 19 片选控制 ? 存储器一般由多片RAM组合而成。 ? 每次只访问其中一片,由片选控制线决定一片 RAM选通,其他RAM不被选(使能)。 ? 片选线接入有效电平时,该片RAM被选中(通) ? 选通的RAM允许与外界交换信息。 ? 当片选线接入无效电平时,该片与外界处于断开 状态(高阻)。 20 片选控制应用(字扩展 ) ? RAM字数不够时,多片RAM可扩展成一 个字数更多的存储器。相应地址线增加。 ? 高位地址负责片选控制(通过138移码器) ? 低位地址负责RAM 寻址 21 单译码结构 ? 有一个地址译码器。 ? 每个地址对应一条字(选)线,选通一个存储单元 ? 16个存储单元,四位地址,存放16个字。 ? n个地址码,输出2n条字线,存储容量难以很大。 22 双译码结构 ? 有X和Y两个译码器。 ? 通过输出行选线X和列选线Y再进行交叉译码。 ? 选中X选择线和Y选择线均有效的存储单元(交叉点) ? 双译码结构需要的行线和列线总数较少。适合大容量 存储。如对256字容量的存储,双译码寻址只需(16+ 16)32条字选线。 ? n个地址码,只需2* 2n/2条字选线 RAM存储元 ? 存储元相当于触发器。一个或多个存储元组成一 ? ? ? ? 个存储单元。 每个存储单元共享一条字选择线,当字选择线有 效,该存储单元可读或写. 按工作方式有静态RAM和动态RAM 静态RAM(SRAM)由静态MOS管电路组成,速度快。 动态RAM(DRAM)由动态MOS管电路组成。内 部有刷新控制电路,操作比SRAM复杂。 24 静态存储元SRAM 6管静态存储元 x控制 :T5T6行存储元 y控制:T7T8列存储元 读写结束后,x,y信号消失 SRAM速度快,MOS管数目多,不利于集成度提高。 25 单管动态存储元DRAM ? 动态RAM由动态MOS组成。数据存在电容CS。 ? 电容上存储信息不能长久保持(有漏电流) ,须定期 给电容补充电荷,称为再生或刷新。 ? 读/写时,选择线为高电平. MOS管的T导通. CB:数据线电容 DRAM结构简单,元件少、功耗低,集成度提高。 是RAM的主流产品。 26 DRAM基本结构 双地址译码 刷新计数器 定时刷新 2选1MUX 读写行地址 刷新行地址 (RAS)’行选通 (CAS)’列选通 1M×1位DRAM存储器框图 27 RAM的芯片简介( RAM6116) ? 图示为2K×8位静态RAM6116 的引脚排列图。 ? A0--A10:地址码输入端 ? D0--D7:数据输出端 ? CS‘:选片端(0有效) ? OE‘:输出使能端(0有效) ? WE’:读写控制端 ? GND 和VDD: 28 存储器容量的扩充* 一片RAM器件不能满足存储容量要求时,可 将若干片RAM连在一起,以扩展存储容量。 扩展的方法有三种: ? 位扩展 ? 字扩展 ? 字位同时扩展 29 位扩展 ? 单片RAM位数不够用时,可选择位扩展连接方式解决。 ? 图示是8片1024×1位的RAM构成的1024×8位RAM系统。 ? 位扩展 地址数不变。地址线、读/写和片选线并联. ? 每个输入/输出通路(I/O)作为整个存储单元的一位使用。 30 字扩展 ? RAM字数不够用,可选择字扩展连接。地址数增加。 ? 多片RAM接成一个字数更多的存储,高位地址线位的RAM.图中输入/ 输出线,六开彩开奖结果红虎网深圳商业地产招商运营排。读/写线和低位地址线并联,增加的高位地址码经 74138译码器8个输出端分别控制8片RAM的片选端. ? 如需要,采用位与字同时扩展的方法扩大RAM的容量。 31 示 例 [例] 静态RAM 2112(256×4)芯片的逻辑符号如图 所示。 1.用多少片RAM 2112芯片能组成 1K×8的RAM? 2.寻址1K×8内存单元需用多少 根地址线K×8的容量, 需同时进行位和字扩展。 ? 位扩展:两片2112可扩展为256×8。 ? 字扩展:位扩展基础上,将256条字线条字线需八条地址线, 寻址lK地址线×4)芯片的逻辑符号如图所示。 1.用多少片RAM 2112芯片能组成 512×8的RAM? 2.寻址512×8 RAM的内存单元需 用多少根地址线RAM的接线